12,964
回編集
→抵抗内蔵型トランジスタ
(ページの作成:「== 概要 == トランジスタは、バイポーラトランジスタ(BJT)、電界効果トランジスタ(FET)、絶縁ゲートトランジスタ(IGBT)の3つの種…」) |
|||
| 76行目: | 76行目: | ||
また、入力抵抗(ベース-エミッタ間の抵抗)R<sub>2</sub>が接続されているものと接続されていないものが存在する。<br> | また、入力抵抗(ベース-エミッタ間の抵抗)R<sub>2</sub>が接続されているものと接続されていないものが存在する。<br> | ||
[[ファイル:ErectricParts Transistor FET IGBT 3.jpg|フレームなし|中央]] | [[ファイル:ErectricParts Transistor FET IGBT 3.jpg|フレームなし|中央]] | ||
<br><br> | |||
== 電界効果トランジスタ(FET) == | |||
電界効果トランジスタ(FET)には、接合型FET(JFET)と金属酸化膜半導体FET(MOSFET)の2種類ある。<br> | |||
<br> | |||
電界効果トランジスタ(FET)にはゲート、ドレイン、ソースの3つの端子がある。<br> | |||
また、電界効果トランジスタ(FET)は電圧制御素子である。<br> | |||
ゲートの印加電圧によって、ドレイン-ソース間に流れるドレイン電流I<sub>D</sub>を制御する。<br> | |||
<br><br> | |||
== 接合型FET(JFET) == | |||
==== 接合型FET(JFET)とは ==== | |||
接合型FET(JFET)には、Nチャネル型とPチャネル型の2種類ある。<br> | |||
Nチャネル型は、ドレインとソースがN型半導体、ゲートがP型半導体、<br> | |||
Pチャネル型は、ドレインとソースがP型半導体、ゲートがN型半導体となっている。<br> | |||
<br> | |||
接合型FET(JFET)には、ゲート、ドレイン、ソースの3つの端子がある。<br> | |||
<br> | |||
<u>※補足</u><br> | |||
<u>接合型FET(JFET)は、Junction Field Effect Transistorの略である。</u><br> | |||
<br> | |||
==== Nチャネル型JFET ==== | |||
Nチャネル型JFETとは、N型半導体がドレインとソースに接続されており、P型半導体がゲートに接続されている接合型FET(JFET)である。<br> | |||
<br> | |||
ゲート端子に電圧を印加していない状態では、ドレインからソースに電流が流れるが、<br> | |||
ソースに対してゲート端子に負電圧を印加すると、ドレインからソースにドレイン電流I<sub>D</sub>が流れなくなる。<br> | |||
<br> | |||
==== Nチャネル型JFETの動作原理 ==== | |||
* ゲート端子に電圧が印加されていない状態 | |||
*: ドレイン-ソース間電圧V<sub>DS</sub>を印加すると、N型半導体の電子がドレイン側に移動する。 | |||
*: すなわち、ドレインからソースにドレイン電流I<sub>D</sub>が流れる。 | |||
<br> | |||
* ソースに対してゲート端子に負電圧を印加している状態 | |||
*: P型半導体の正孔がゲート側に引き寄せられ、P型半導体とN型半導体の間には空乏層ができる。 | |||
*: この空乏層は、ゲートにかかる電圧によって変化して、空乏層が大きくなるとN型半導体の電子がドレイン側に移動できなくなり、ドレイン電流I<sub>D</sub>が流れなくなる。 | |||
[[ファイル:ErectricParts Transistor FET IGBT 4.jpg|フレームなし|中央]] | |||
<br> | |||
==== Pチャネル型JFET ==== | |||
Pチャネル型JFETとは、P型半導体がドレインとソースに接続されており、N型半導体がゲートに接続されている接合型FET(JFET)である。<br> | |||
<br> | |||
ゲート端子に電圧を印加していない状態では、ソースからドレインに電流が流れるが、<br> | |||
ソースに対してゲート端子に正電圧を印加すると、ソースからドレインにドレイン電流I<sub>D</sub>が流れなくなる。<br> | |||
<br> | |||
Pチャネル型JFETの動作原理については、Nチャネル型JFETの動作原理と同様に考えればよいため省略する。<br> | |||
<br><br> | |||
== 金属酸化膜半導体FET(MOSFET) == | |||
==== 金属酸化膜半導体FET(MOSFET)とは ==== | |||
金属酸化膜半導体FET(MOSFET)には、Nチャネル型とPチャネル型の2種類ある。<br> | |||
Nチャネル型はソースとドレインの間にNチャネル領域を有しており、Pチャネル型はソースとドレインの間にPチャネル領域を有している。<br> | |||
<br> | |||
金属酸化膜半導体FET(MOSFET)には、ゲート、ドレイン、ソースの3つの端子がある。<br> | |||
また、金属酸化膜半導体FET(MOSFET)には、エンハンスメント形とデプレッション形がある。<br> | |||
<br> | |||
<u>※補足</u><br> | |||
<u>金属酸化膜半導体FET(MOSFET)は、Metal-Oxide-Semiconductor Field Effect Transistorの略である。</u><br> | |||
<br> | |||
<u>Nチャネル型の方が性能も良く、回路的にも使用しやすいので、市場で使用されるMOSFETの大半がNチャネル型となっている。</u><br> | |||
<br> | |||
<u>MOSFETのデータシートには、オン抵抗というパラメータがある。</u><br> | |||
<u>このオン抵抗は、特に大電力を扱う場合に重要な特性になるが、バイポーラトランジスタ(BJT)には、オン抵抗のパラメータは無い。</u><br> | |||
<u>バイポーラトランジスタのオン抵抗にあたるのは、コレクタ飽和電圧V<sub>CE</sub>(sat)となる。</u><br> | |||
<br> | |||
<u>コレクタ飽和電圧V<sub>CE</sub>(sat)とは、トランジスタが動作している時において、既定のコレクタ電流I<sub>C</sub>が流れた時の電圧降下であり、</u><br> | |||
<u>コレクタ電流I<sub>C</sub>と電圧降下からバイポーラトランジスタ(BJT)のオン抵抗を求めることができる。</u><br> | |||
<br> | |||
==== エンハンスメント形とデプレッション形の違い ==== | |||
* エンハンスメント形 | |||
*: ゲートとソースの電圧が等しい時に、ドレイン電流I<sub>D</sub>が流れないものである。 | |||
*: 回路記号は下図の赤丸で示したように少し隙間がある。 | |||
*: <br> | |||
* デプレッション形 | |||
*: ゲートとソースの電圧が等しい時に、ドレイン電流I<sub>D</sub>が流れるものである。 | |||
*: 回路記号は、エンハンスメント形にあった隙間がない。 | |||
[[ファイル:ErectricParts Transistor FET IGBT 5.jpg|フレームなし|中央]] | |||
<br><br> | <br><br> | ||
__FORCETOC__ | __FORCETOC__ | ||
[[カテゴリ:電子部品]] | [[カテゴリ:電子部品]] | ||