|
|
| (同じ利用者による、間の3版が非表示) |
| 76行目: |
76行目: |
| また、入力抵抗(ベース-エミッタ間の抵抗)R<sub>2</sub>が接続されているものと接続されていないものが存在する。<br> | | また、入力抵抗(ベース-エミッタ間の抵抗)R<sub>2</sub>が接続されているものと接続されていないものが存在する。<br> |
| [[ファイル:ErectricParts Transistor FET IGBT 3.jpg|フレームなし|中央]] | | [[ファイル:ErectricParts Transistor FET IGBT 3.jpg|フレームなし|中央]] |
| <br><br>
| |
|
| |
| == 電界効果トランジスタ(FET) ==
| |
| 電界効果トランジスタ(FET)には、接合型FET(JFET)と金属酸化膜半導体FET(MOSFET)の2種類ある。<br>
| |
| <br>
| |
| 電界効果トランジスタ(FET)にはゲート、ドレイン、ソースの3つの端子がある。<br>
| |
| また、電界効果トランジスタ(FET)は電圧制御素子である。<br>
| |
| ゲートの印加電圧によって、ドレイン-ソース間に流れるドレイン電流I<sub>D</sub>を制御する。<br>
| |
| <br><br>
| |
|
| |
| == 接合型FET(JFET) ==
| |
| ==== 接合型FET(JFET)とは ====
| |
| 接合型FET(JFET)には、Nチャネル型とPチャネル型の2種類ある。<br>
| |
| Nチャネル型は、ドレインとソースがN型半導体、ゲートがP型半導体、<br>
| |
| Pチャネル型は、ドレインとソースがP型半導体、ゲートがN型半導体となっている。<br>
| |
| <br>
| |
| 接合型FET(JFET)には、ゲート、ドレイン、ソースの3つの端子がある。<br>
| |
| <br>
| |
| <u>※補足</u><br>
| |
| <u>接合型FET(JFET)は、Junction Field Effect Transistorの略である。</u><br>
| |
| <br>
| |
| ==== Nチャネル型JFET ====
| |
| Nチャネル型JFETとは、N型半導体がドレインとソースに接続されており、P型半導体がゲートに接続されている接合型FET(JFET)である。<br>
| |
| <br>
| |
| ゲート端子に電圧を印加していない状態では、ドレインからソースに電流が流れるが、<br>
| |
| ソースに対してゲート端子に負電圧を印加すると、ドレインからソースにドレイン電流I<sub>D</sub>が流れなくなる。<br>
| |
| <br>
| |
| ==== Nチャネル型JFETの動作原理 ====
| |
| * ゲート端子に電圧が印加されていない状態
| |
| *: ドレイン-ソース間電圧V<sub>DS</sub>を印加すると、N型半導体の電子がドレイン側に移動する。
| |
| *: すなわち、ドレインからソースにドレイン電流I<sub>D</sub>が流れる。
| |
| <br>
| |
| * ソースに対してゲート端子に負電圧を印加している状態
| |
| *: P型半導体の正孔がゲート側に引き寄せられ、P型半導体とN型半導体の間には空乏層ができる。
| |
| *: この空乏層は、ゲートにかかる電圧によって変化して、空乏層が大きくなるとN型半導体の電子がドレイン側に移動できなくなり、ドレイン電流I<sub>D</sub>が流れなくなる。
| |
| [[ファイル:ErectricParts Transistor FET IGBT 4.jpg|フレームなし|中央]]
| |
| <br>
| |
| ==== Pチャネル型JFET ====
| |
| Pチャネル型JFETとは、P型半導体がドレインとソースに接続されており、N型半導体がゲートに接続されている接合型FET(JFET)である。<br>
| |
| <br>
| |
| ゲート端子に電圧を印加していない状態では、ソースからドレインに電流が流れるが、<br>
| |
| ソースに対してゲート端子に正電圧を印加すると、ソースからドレインにドレイン電流I<sub>D</sub>が流れなくなる。<br>
| |
| <br>
| |
| Pチャネル型JFETの動作原理については、Nチャネル型JFETの動作原理と同様に考えればよいため省略する。<br>
| |
| <br><br>
| |
|
| |
| == 金属酸化膜半導体FET(MOSFET) ==
| |
| ==== 金属酸化膜半導体FET(MOSFET)とは ====
| |
| 金属酸化膜半導体FET(MOSFET)には、Nチャネル型とPチャネル型の2種類ある。<br>
| |
| Nチャネル型はソースとドレインの間にNチャネル領域を有しており、Pチャネル型はソースとドレインの間にPチャネル領域を有している。<br>
| |
| <br>
| |
| 金属酸化膜半導体FET(MOSFET)には、ゲート、ドレイン、ソースの3つの端子がある。<br>
| |
| また、金属酸化膜半導体FET(MOSFET)には、エンハンスメント形とデプレッション形がある。<br>
| |
| <br>
| |
| <u>※補足</u><br>
| |
| <u>金属酸化膜半導体FET(MOSFET)は、Metal-Oxide-Semiconductor Field Effect Transistorの略である。</u><br>
| |
| <br>
| |
| <u>Nチャネル型の方が性能も良く、回路的にも使用しやすいので、市場で使用されるMOSFETの大半がNチャネル型となっている。</u><br>
| |
| <br>
| |
| <u>MOSFETのデータシートには、オン抵抗というパラメータがある。</u><br>
| |
| <u>このオン抵抗は、特に大電力を扱う場合に重要な特性になるが、バイポーラトランジスタ(BJT)には、オン抵抗のパラメータは無い。</u><br>
| |
| <u>バイポーラトランジスタのオン抵抗にあたるのは、コレクタ飽和電圧V<sub>CE</sub>(sat)となる。</u><br>
| |
| <br>
| |
| <u>コレクタ飽和電圧V<sub>CE</sub>(sat)とは、トランジスタが動作している時において、既定のコレクタ電流I<sub>C</sub>が流れた時の電圧降下であり、</u><br>
| |
| <u>コレクタ電流I<sub>C</sub>と電圧降下からバイポーラトランジスタ(BJT)のオン抵抗を求めることができる。</u><br>
| |
| <br>
| |
| ==== エンハンスメント形とデプレッション形の違い ====
| |
| * エンハンスメント形
| |
| *: ゲートとソースの電圧が等しい時に、ドレイン電流I<sub>D</sub>が流れないものである。
| |
| *: 回路記号は下図の赤丸で示したように少し隙間がある。
| |
| *: <br>
| |
| * デプレッション形
| |
| *: ゲートとソースの電圧が等しい時に、ドレイン電流I<sub>D</sub>が流れるものである。
| |
| *: 回路記号は、エンハンスメント形にあった隙間がない。
| |
| [[ファイル:ErectricParts Transistor FET IGBT 5.jpg|フレームなし|中央]]
| |
| <br>
| |
| ==== Nチャネル型MOSFET(エンハンスメント形) ====
| |
| Nチャネル型MOSFETは、ドレインとソースの間にNチャネル領域を有している金属酸化膜半導体FET(MOSFET)である。<br>
| |
| <br>
| |
| ソースに対してゲート端子に正電圧を印加すると、ドレインからソースにドレイン電流I<sub>D</sub>が流れるようになる。<br>
| |
| <br>
| |
| ==== Nチャネル型MOSFET(エンハンスメント形)の動作原理 ====
| |
| * ゲート-ソース間に電圧が印加されていない状態
| |
| *: ドレイン-ソース間電圧V<sub>DS</sub>を印加しても、ドレインとソースの間はNPN構造となっているため、ドレインからソースにドレイン電流I<sub>D</sub>が流れない。
| |
| *: <br>
| |
| * ソースに対してゲート端子に正電圧を印加している状態
| |
| *: ゲートの絶縁膜直下にP型半導体内の電子が引き寄せられ、電子よるNチャネル領域が形成される。
| |
| *: その結果、ドレイン-ソース間はN型半導体のみになり、N型半導体内の電子が移動できるようになり、ドレインからソースにドレイン電流I<sub>D</sub>が流れる。
| |
| [[ファイル:ErectricParts Transistor FET IGBT 6.jpg|フレームなし|中央]]
| |
| <br>
| |
| ==== Pチャネル型MOFFET(エンハンスメント形) ====
| |
| Pチャネル型MOSFETは、ドレインとソースの間にPチャネル領域を有している金属酸化膜半導体FET(MOSFET)である。<br>
| |
| <br>
| |
| ソースに対してゲート端子に負電圧を印加すると、ソースからドレインにドレイン電流I<sub>D</sub>が流れるようになる。<br>
| |
| <br>
| |
| Pチャネル型MOFFET(エンハンスメント形)の動作原理については、Nチャネル型MOFFET(エンハンスメント形)の動作原理と同様に考えればよいため省略する。<br>
| |
| <br><br>
| |
|
| |
| == 絶縁ゲートトランジスタ(IGBT) ==
| |
| ==== 絶縁ゲートトランジスタ(IGBT)とは ====
| |
| 絶縁ゲートトランジスタ(IGBT)は、Nチャネル型とPチャネル型の2種類ある。<br>
| |
| <br>
| |
| 絶縁ゲートトランジスタ(IGBT)には、ゲート、コレクタ、エミッタの3つの端子がある。<br>
| |
| ゲートは金属酸化膜半導体FET(MOSFET)と同じで、コレクタとエミッタはバイポーラトランジスタ(BJT)と同じになっている。<br>
| |
| また、絶縁ゲートトランジスタ(IGBT)は、電圧制御素子である。ゲート端子の印加電圧によって、コレクタ-エミッタ間に流れるコレクタ電流I<sub>C</sub>を制御する。<br>
| |
| <br>
| |
| <u>※補足</u><br>
| |
| <u>絶縁ゲートトランジスタ(IGBT)は、Insulated Gate Bipolar Transistorの略である。</u><br>
| |
| <u>IGBTは、MOSFETとバイポーラトランジスタを複合化することで、MOSFETとバイポーラトランジスタの良い面を利用するために開発されたトランジスタである。</u><br>
| |
| <u>MOSFETと同様にゲートが絶縁されており、電圧制御形のデバイスである。</u><br>
| |
| <br>
| |
| <u>MOSFETの高速動作が可能という点と、バイポーラデバイスの高耐圧でも低オン抵抗という特徴を持っている。</u><br>
| |
| <br>
| |
| ==== Nチャネル型IGBT ====
| |
| Nチャネル型IGBTは、エミッタがN型半導体、コレクタがP型半導体の絶縁ゲートトランジスタ(IGBT)である。<br>
| |
| <br>
| |
| エミッタに対して、ゲート端子に正電圧を印加すると、コレクタからエミッタにコレクタ電流I<sub>C</sub>が流れる。<br>
| |
| <br>
| |
| ==== Nチャネル型IGBTの動作原理 ====
| |
| * ゲート-エミッタ間に正電圧が印加されていない状態
| |
| *: コレクタ-エミッタ間電圧V<sub>CE</sub>を印加しても、NPN構造があるため、コレクタからエミッタにコレクタ電流I<sub>C</sub>が流れない。
| |
| *: <br>
| |
| * エミッタに対して、ゲート端子に正電圧を印加している状態
| |
| *: ゲートの絶縁膜直下にP型半導体内の電子が引き寄せられ、電子よるNチャネル領域が形成される。
| |
| *: その結果、コレクタ-エミッタ間はPN接続となるため、コレクタからエミッタにコレクタ電流I<sub>C</sub>が流れる。
| |
| <br>
| |
| NチャネルMOSFET(エンハンスメント形)では、N型半導体のソースとN型半導体のドレインの間で電流が流れるのに対して、<br>
| |
| Nチャネル型IGBTでは、P形半導体のコレクタからN形半導体のエミッタに電流が流れる構造となっている。<br>
| |
| [[ファイル:ErectricParts Transistor FET IGBT 7.jpg|フレームなし|中央]]
| |
| <br>
| |
| ==== Pチャネル型IGBT ====
| |
| Pチャネル型IGBTは、エミッタがP型半導体、コレクタがN型半導体の絶縁ゲートトランジスタ(IGBT)である。<br>
| |
| <br>
| |
| エミッタに対して、ゲート端子に負電圧を印加すると、エミッタからコレクタにコレクタ電流I<sub>C</sub>が流れる。<br>
| |
| <br>
| |
| Pチャネル型IGBTの動作原理については、Nチャネル型IGBTの動作原理と同様に考えればよいため、省略する。<br>
| |
| [[ファイル:ErectricParts Transistor FET IGBT 8.jpg|フレームなし|中央]]
| |
| <br><br> | | <br><br> |
|
| |
|
| __FORCETOC__ | | __FORCETOC__ |
| [[カテゴリ:電子部品]] | | [[カテゴリ:電子部品]] |
概要
トランジスタは、バイポーラトランジスタ(BJT)、電界効果トランジスタ(FET)、絶縁ゲートトランジスタ(IGBT)の3つの種類がある。
バイポーラトランジスタ(BJT)は、NPN型とPNP型に分類される。
電界効果トランジスタ(FET)は、接合型FET(JFET)と金属酸化膜半導体FET(MOSFET)に分類される。
接合型FET(JFET)は、Nチャネル型とPチャネル型に分類される。
金属酸化膜半導体FET(MOSFET)は、エンハンスメント形とデプレッション形があり、それぞれ、Nチャネル型とPチャネル型に分類される。
絶縁ゲートトランジスタ(IGBT)は、Nチャネル型とPチャネル型に分類される。
トランジスタの種類を下図に示す。
※補足
バイポーラトランジスタには、派生型として抵抗を内臓した抵抗内蔵型トランジスタ(デジタルトランジスタ)というものが存在する。
バイポーラトランジスタ(BJT)、MOSFET、IGBTの特徴
バイポーラトランジスタ(BJT)、金属酸化膜半導体FET(MOSFET)、絶縁ゲートトランジスタ(IGBT)の特徴を下図に示す。
バイポーラトランジスタ(BJT)は、電流駆動であるが、金属酸化膜半導体FET(MOSFET)、絶縁ゲートトランジスタ(IGBT)は電圧駆動である。
また、スイッチング速度は、バイポーラトランジスタ(BJT)が低速、金属酸化膜半導体FET(MOSFET)は高速である。
絶縁ゲートトランジスタ(IGBT)は比較的に高速であるが、MOSFETよりも劣っており、これがIGBTの欠点となっている。
バイポーラトランジスタ(BJT)
バイポーラトランジスタ(BJT)とは
バイポーラトランジスタ(BJT)はNPN型とPNP型の2種類ある。
N形半導体とP形半導体をNPNの順番に接合したものがNPN型、PNPの順番に接合したものがPNP型となる。
バイポーラトランジスタは電流制御素子である。
ベース端子に流れるベース電流IBによって、コレクタ-エミッタ間に流れるコレクタ電流ICを制御する。
※補足
電子の移動度は正孔の移動度よりも大きいため、一般的に、NPNトランジスタの方が多く使用されている。
NPNトランジスタ
NPNトランジスタは2つのN型半導体で構成され、P型半導体の薄層によって分離されているバイポーラトランジスタである。
ベース端子にベース電流IBが流れると、コレクタからエミッタに大きなコレクタ電流ICが流れる。
また、NPNトランジスタの多数キャリアは電子であり、少数キャリアは正孔となる。
NPNトランジスタの動作原理
- エミッタに対してベースに正電圧を印加すると、ベースとエミッタのPN接合に順電圧が加わり、ベースからエミッタに向かってベース電流IBが流れる。
(ベースに電流が流れるということは、電子がエミッタからベースに向かって移動する)
- しかし、P型半導体の部分は構造的に薄く作られているので、P型半導体に流入してきた電子の多くがコレクタに抜け出す。
- その後、コレクタ-エミッタ間電圧VCEによって電子が誘導されてコレクタ方向に移動する。
(電子がコレクタ方向に移動するということは、コレクタからエミッタに向かってコレクタ電流ICが流れる)
PNPトランジスタ
PNPトランジスタは2つのP型半導体で構成され、N型半導体の薄層によって分離されているバイポーラトランジスタである。
ベース端子にベース電流IBが流れると、エミッタからコレクタに大きなコレクタ電流ICが流れる。
また、PNPトランジスタの多数キャリアは正孔であり、少数キャリアは電子となる。
PNPトランジスタの動作原理については、NPNトランジスタの動作原理と同様に考えればよいため省略する。
抵抗内蔵型トランジスタ
バイポーラトランジスタの派生として、抵抗を内臓した抵抗内蔵型トランジスタ(Bias Resistor Built-in Transistor：BRT)がある。
抵抗内蔵型トランジスタは、デジタルトランジスタ(デジトラ)と呼ばれることもある。
デジタルトランジスタではベース抵抗RBのことを入力抵抗R1、ベース-エミッタ間の抵抗RBEのことを入力抵抗R2と表す。
バイポーラトランジスタをスイッチ用途として使用する場合、ベース抵抗RBとベース-エミッタ間の抵抗RBEを接続して、
入力電圧VINをHighまたはLowと切り替えることで、バイポーラトランジスタをON/OFF制御する。
デジタルトランジスタには、このベース抵抗RBとベースエミッタ間の抵抗RBEが内蔵されているので、入力電圧VINを印可するだけで、ON/OFF制御することができる。
入力抵抗R1とR2の抵抗比率(R2/R1)により、トランジスタが動作する電圧(入力オン電圧)とトランジスタがオフする電圧(入力オフ電圧)を変えることができる。
バイポーラトランジスタに抵抗を内蔵しているため、主に以下の5つのメリットがある。
- 実装面積の削減
- 実装時間の削減
- 実装費の削減
- 部品点数の削減
- トランジスタ単体コストの削減
デジタルトランジスタは、大きく分けて4種類ある。
また、入力抵抗(ベース-エミッタ間の抵抗)R2が接続されているものと接続されていないものが存在する。
